RTS 노이즈에 관한 논문을 읽고...2

Random Telegraph Signal in CMOS Image Sensor Pixels라는 논문을 읽었다. 

지난 포스팅에서 RTS는 mos 옥사이드에서 나타나는 2 state 노이즈라는 것을 알았다. 이것은 입자 개념이었고, 이들이 총체적으로 합쳐지면 1/f 양상으로 나타난다고 결론지었다. 위 논문은 특히 CIS의 Source Follower MOS에서 나타나는 RTS를 관측하여 얻은 결과를 작성한 것이다

 

 

1.     Pixel Random Noise 에서 발견된 RTS

PD에서 생성된 dark current의의 영향은 최소한으로 고려하기 위해 tx를 그라운드 시킨 다음 Pixel의  dark random noise를를 측정하였다.

 

 

 

Dark Random Noise 산출하기 위해서 프레임들을 각 픽셀 별로standard deviation을 취하면, 각 픽셀에 대한 Temporal noise를 정량화할 수 있다. 앞으로는 Standard Deviation이 노이즈를 대표하는 FoM이라고 생각하면 쉬워요. 어두운 사진을 찍었는데 Variation이 크다는 건 그만큼 픽셀이 노이지 하다는 뜻이니까요. 그리고 'temporal' 노이즈는 시간에 대해 랜덤인 노이즈이기 때문에 프레임간 standard deviation을 취하는 것이에요. 

 

 

 

<모양 해석>

-       Peak 주변으로 asymmetric 구조는 SF의 1/f 노이즈가 지배적임을 암시. (20 코드코드 이상인 부분 면적이 더 크잖아~)

-       20 DN 아래는 주로 thermal noise에 의한 것. 아래 그림을 보면 thermal noise는 1/f노이즈보다 앰플리튜드가 작은 것을 알 수 있음.

 

 

 

 

 

2.     지금부터 위 다크 랜덤 노이즈 히스토그램을 구간별로 쪼개서 볼 거임.

 

 

 

Thermal noise를 넘어선 구간 C 부터 discrete level들이 보이기 시작해.

구간 C를 구성하는 픽셀 수는 많지만, 실제적인 노이즈는 작은 편임. Discrete level의 highest와 lowest level 빈도수가 매우 적기 때문.

DEFG에서는 discrete level이 더 잘 보이는데, 코드 차와, 출현 빈도수가 높을수록 read noise 크다고 할 수 있지. 즉 D -> E -> F -> G

H에서는 discrete level이 더 이상 보이지 않을 정도로 noisy

 

 

3.     Discrete level의 기원을 찾아서…

 

 

저번 포스팅에서 RTS 노이즈는 2 state noise였다. 그런데 CIS에서는 Column correlated noise를 줄이기 위해서 CDS구조를 차용하고 있기 때문에 RTS노이즈는 2 state가 아니라 조금 다른 output으로 나타난다. CDS 동작은 Reset과 Signal을 두 번 샘플링하고 차이를 구하는 방식이므로 최종 output noise에서는 RTS가 3 discrete level noise로 보이게 된다. 

더 정확하게 말하자면,

pixel SF에 active trap이 하나만 있다고 가정하에

“RTS의 효과는 전자의 si/sio2 interface trap에 의해 채널에서의 small conductive current 변화”로 나타난다.

전자가 trap 됐는지 release 됐는지에 따라서 2 discrete 전류 레벨이 존재할 것임.  --> 이는 역시나 전자 하나 차이, 전자 입자의 관점이다.
이때 픽셀 출력은 cds 동작에 의해 얻어지므로,

2번의 Sampling 동안 같은 레벨 - mid level (변화 X)

2번의 sampling 동안 upper to lower level -> lower level  ( Reset에서보다 Signal에서 RTS 레벨 감소.)

2번의 sampling 동안 lower to upper level -> upper level (Reset에서보다 signal에서 RTS 레벨 증가.)

이렇게 3 개의 discrete lever을 나타내게 되는 것이다. 

 

Simplify 하기 위해서 trap을 하나만 생각했는데, 이런 trap이 여러 개라고 생각하면..

major three level 사이에도 level이 존재. 그래도 three level 양태가 우세한 것으로 보이 짐작하건데, 대체로  여러 trap들의 state 사이에는 상관성이 있나봐?

 

 

 

 

4.     PTO Measurement and Characterization

Trap properties에 의해서 RTS가 어떻게 결정되는지 알아보기 위해, PTO, Probability of Trap Occupancy 이 대한 개념을 소개한다.

P : RTS level High 일 확률. SF output voltage는는 low. Oxide에 전자가 trap/ conduct current 감소했구나.

1-P는 반대 확률 (RTS Level Low일 확률, oxide에서 전자가 emission 됐다. conduct current가 증가했구나)

 

 

 

 

 

 

 

그런데 P1과 P2 는 여러 요인에 의해서 변하는 값이다. 

1)     PTO Dependency on CDS clock cycle

 

 

그림에서 보면.. 리셋 샘플링할 때는 P(t)의 initial condition 이 0이지만, 두 번째 샘플인 signal sampling에서는 p(t)의 initial condition이 붕 떠서 시작함. P(t)를 시간에 대한 함수 수식으로 위와 같이 나타날 수 있는데, 수식을 해석하면 상수-지수함수 모양으로 증가하고 모양 exponentially decaying 한다고 할 수 있겠다. 

초기 조건을 좀 더 자세히 보면, Tau_e는 emission time, Tau_c는 capture time이다.  그리고 각각을 infinity와 0으로 limit 시켜보면 아래처럼 해석할 수 있다. 

Emission time 이 길수록 initial condition 붕 뜬다. = emission 잘 될수록

Emission time 작을수록 inititial condition 0

반대로 capture 잘 될수록 (tc = 0) initial condition => 1 확률이므로 1이 max

Capture 잘 안될수록 (tc -> infinite) initial condition 0

 

다시 요약하여 정리하자면

-       P1 은 언제나 0에서 시작.

-       P2는 cds cycle 이 짧을수록 initial probability가 증가한다.

-       따라서 CDS period 가 짧을수록 P1 P2 비대칭

 

이때 오해하기 쉬운 것은, p1과 p2가 동일한 확률분포를 가질 때가 제일 이상적이라고 생각할 수 있겠으나 그렇지 않다.

CDS clock cycle 이 길어져 P1, P2 가 동일한 확률일 때 분산이 제일 크므로 오히려 이때 noise가 maximum이다.

 

 

 

 

 

2)     PDS Dependency on Temperature

여기부터는 소자적인 관점인데 귀찮아서 대충 읽었다. 요약한 내용은 아래와 같음.

 

노이즈 최대가 되는 시점이 있네 è 40도씨. 양 peak 가 60도에 비해 크며, 20도에 비해 일치함(대칭).

2 mechanisms

-       온도가 증가함에 따라 capture/emission time 감소. Emission time 이 더 빠르게 증가하므로  PTO 는 점차 감소한다.

-       Weak inversion 동안에 (즉 두 CDS 동작 사이), trapped carrier는 주로 valence band에 의해(정공 hole에 의해) thermally activated인데…. 40도 보다 더 큰 구간에서는 이 작용이 더 쉬워져서 PTO 가 증가한다.