1) Silicon, a semiconductor
실리콘은 트랜지스터를 구성하는 물질입니다. 전기 전도성으로 모든 물질을 도체, 반도체, 절연체로 구분할 수 있지요?
실리콘은 반도체입니다. 평소에는 전류를 흘리지 않지만 어떠한 조건을 충족하면 전류를 흘릴 수 있기 때문입니다.
실리콘의 분자 구조
실리콘은 최외각 전자가 네 개인 4족 원소입니다. 대부분의 원자들은 원자가 전자 8 개를 가져 안정화되려는 성질이 있습니다. (https://ko.wikipedia.org/wiki/%EC%98%A5%ED%85%9F_%EA%B7%9C%EC%B9%99옥텟규칙)
실리콘은 주변 원자들과 공유결합을 하여 옥텟 규칙을 만족하려 합니다. 그래서 실리콘은 네 개의 팔로 다른 원자들과 결합하고 있습니다.
실리콘들이 안정적인 공유 결합을 하게 되면 위 그림과 같은 격자구조를 이룹니다. 이를 silicon lattice라 합니다.
Silicon의 최외각 전자 4 개가 모두 옆 원자의 전자들이랑 공유 결합하고 있으면, 이 전자들은 자유롭게 움직일 수 있는 전자가 아닙니다.
따라서 이런 순수한 실리콘(Pure Silicon)은 전기전도성이 없습니다. (전류를 흘릴 수 없습니다 ㅜㅜ)
이런 순수한 실리콘 결정에, 최외각 전자가 5 개인 5족 원소(Group V)나 3 개인 3족 원소(Group III)를 첨가하면 이야기가 달라집니다.
첨가해주는 다른 원소들을 우리는 impurities 혹은 dopants라고 부릅니다.
잠시 용어 정리를 하자면, 반도체에서 전기전도성을 높이기 위해 불순물을 첨가하는 것을 도핑(Doping)이라 하며, 첨가되는 물질을 Dopants (Doping agents)라고 합니다.
Donor : 도너는 직역하면 기부자라는 뜻입니다. 뭘 기부할까요? 바로바로 전자를 기부하는 dopants입니다. 도너는 주로 5족 원소로, si 결정체에 5족 원소를 도핑하게 되면 공유결합에 참여하지 않고 남는 전자 하나가 존재합니다. 그 전자는 자유롭게 움직이며 전류를 흘립니다.
5족 원소 : Arsenic, Phosphorus
이러한 5족 원소가 lattice에서 실리콘을 대체하게 되고 4개의 이웃하는 원자와 결합합니다. 5번째 최외각 전자는 Arsenic 원자와 결합이 느슨해지고, 상온에서 lattice의 thermal vibration(원자들은 진동하고 있습니다. 덜덜덜덜)에 의해 이 다섯 번째 전자는 원자의 구속에서 벗어나 자유롭게 움직일 수 있습니다. 이렇게 생긴 자유전자는 전류를 발생시키고, 전도성을 높여줍니다. 전자가 하나 떠나간 As는 As+이온이 됩니다.
이렇게 도너 도핑이 된 실리콘을 n-type semiconductor라고 합니다. 왜냐하면 음전하를 띠는 '전자'가 free carrier( 전하를 띠고 자유롭게 움직여서 전류를 전달하는 입자들 )이기 때문입니다.
Acceptor : 억셉터는 뭔가를 받는 애들입니다. 뭘 받을까요? 전자를 받을 수 있다는 뜻입니다.
3족 원소 : Boron
3족 원소 (Group III)들이 바로 Acceptor Dopants입니다. 억셉터들은 최외각 전자가 3 개 밖에 없어서 원래 공유결합이 있어야 할 자리에 빈자리가 생기게 됩니다.
여기서 이 빈자리는 전자에 비해 상대적으로 '양전하'입니다. 이 자리에 다른 Si원자에서 온 전자가 넘어온다면, 빈자리는 그 전자가 있던 곳으로 옮겨갈 것입니다. 이렇게 전자가 빈자리를 채우고 원래 전자가 있던 자리는 다시 빈자리가 되기 때문에 빈자리가 이동해 다닌다고 보아도 무방합니다. 우리는 이 빈자리를 hole (정공)이라 부르며 hole은 양전하를 띠며 자유롭게 움직일 수 있는 free carrier입니다.
Acceptor Doping이 된 실리콘은 p-type semiconductor라고 합니다. hole이 양전하를 띠는 free carrier이기 때문입니다.
2) p-n junction; Diode
p-type 반도체와 n-type반도체를 붙이면 신기한 일이 일어납니다. 이는 추후 다른 포스팅을 써서 더 자세히 설명하겠습니다.
이 포스팅에서는 동작만을 간단하게 명시하겠습니다.
p-type과 n-type이 인접하여 이루는 구조를 "p-n junction"이라고 합니다. 또는 Diode라고 합니다.
Diode에서 P-type semiconductor 쪽을 Anode(양극), n-type semiconductor쪽을 Cathode(캐소드)라고 합니다.
이제 다이오드에 전압을 걸어보겠습니다.
i) Forward Bias
p-type anode에 상대적으로 양의 전압, 그리고 n-type cathode에는 상대적으로 음의 전압을 가해주면 다이오드를 통해 전류가 흐르게 됩니다.
양단 전압차에 대한 지수함수로 전류가 증가합니다.
ii) Reverse Bias
p-type anode에 상대적으로 음의 전압, 그리고 n-type cathode에는 상대적으로 양의 전압을 가해주면 다이오드를 통해 전류가 거의 흐르지 않습니다.
이렇게 다이오드(p-n junction)는 한쪽 방향으로는 전류를 잘 흘리지만, 다른 방향으로는 전류를 거의 흘리지 않는 특성을 갖습니다.
아래는 다이오드의 IV Characteristic(전류 전압 특성 곡선 : 전압 변화에 따른 전류 변화를 그래프로 나타낸 것)을 나타냈습니다.
p-n junction에 순방향 전압(Forward Bias)을 가해주면 특정 전압 (Vb : built-in potential) 이상의 전압에서 전류가 지수함수로 증가.
역방향 전압(Reverse Bias)을 가해주면 전류가 거의 흐르지 않는다. reverse bias를 강하게 걸어주면,,,?? 이는 다음에 설명하겠습니다! breakdown이라는 현상이 일어납니다 ^^
3) MOS Structure
MOS structure는 Metal - Oxide - Semiconductor structure의 약자입니다.
semiconductor와 절연체 oxide, 도체 metal을 순서대로 쌓아 올린 구조를 말합니다.
semiconductor가 n-type이면 PMOS가, p-type이면 NMOS가 형성된다. (PMOS와 NMOS는 전류를 흘리는 캐리어의 종류로 구분합니다. free carrier가 전자인 경우 NMOS이고 홀(hole)인 경우 PMOS가 됩니다.)
oxide는 SiO2(실리콘 다이옥사이드)로 전류가 통하지 않습니다.(절연체 insulator)
외부 신호를 전달받는 gate는 초기에 metal로 구현되었습니다. 그래서 MOS라고 불리었고, 지금까지도 MOS라고 불리게 되었습니다.
1970년대에 gate는 polysilicon(도핑을 굉장히 많이 해서 전기전도성이 높은 실리콘)이라는 물질을 사용하기 시작합니다. 그리고 2007년도부터 다시 성능 향상을 위해 metal을 다시 사용하기 시작합니다!
옥사이드 아래 Semiconductor는 p-type 또는 n-type silicon기판입니다. Silicon Wafer위에서 MOSFET을 만드는데, 이 부분을 가장 기본 토대라고 생각하면 되고 Substrate라고 부릅니다. p-type이면 p-substrate, n-type이면 n-substrate입니다.
Substrate는 Body 또는 Bulk라고도 합니다.
우리는 메탈 게이트에 전압을 가해서 전류가 흐를 수 있도록 만들 것입니다. 전류를 흘리기 위해서 carrier가 필요하고 이를 공급받을 Source와 Drain을 만들어보겠습니다!
편의를 위해 nMOS부터 생각해보겠습니다.
gate와 oxide가 쌓아 올려진 부분 옆에 n-type 도핑을 아주 심하게 많이 해주면(도핑을 많이 했으니까 carrier인 전자도 많이 생기겠죠?), 위 그림과 같이 n+ region이 두 개가 생깁니다.
n+ region에서 음전하를 띠는 carrier, electron을 공급받아 전류를 흘립니다.
4) MOSFET : Field Effect Transistor
MOSFET에서 앞 세 글자의 의미는 알았습니다.
그러면 FET는 무슨 뜻일까요? MOSFET의 동작 원리를 설명합니다. Field Effect Transistor라는 뜻입니다.
즉, 전계효과 (field effect)를 받아 작동한다는 뜻입니다.
게이트에 양전압을 가하면 n+ region으로부터 옥사이드 아래로 전자들이 끌려오게 됩니다.
Inversion : 원래는 p-substrate에서 majority carrier가 hole인데, SiO2와 Substrate계면(interface)에서 minority carrer인 electron(전자)가 많아졌다고 해서, 'Channel Inversion'이 일어났다고 합니다.
Channel : 전자가 모여있는 모습이 전류를 흘릴 수 있는 '운하'(Channel) 같아서 Channel이라고 합니다.
채널은 gate 전압이 특정 전압보다 커지면 형성됩니다.
채널이 형성되기 시작하는 특정 게이트 전압을 threshold voltage (Vt)라고 합니다.
Vt가 어떻게 정해지는지에 대해서도 다음에 더 자세히 포스팅하겠습니다!
Source & Drain(소스 & 드레인)
n+ region 두 곳에도 전압을 가해서 전류를 조절할 수 있습니다. 두 부분을 Source와 drain이라고 부르며, 이 둘은 물리적으로 똑같습니다. 다만, 상대적으로 높은 전압을 가해준 n+ region을 Drain이라고 부르며, 낮은 전압을 가해준 n+ region을 Source라고 부릅니다.
따라서 가해주는 전압에 따라 Source와 Drain은 서로 뒤바뀔 수 있습니다. (interchangeable)
carrier는 Source에서 Drain으로 Field effect를 받아 이동하게 됩니다.
Source라고 부르는 이유도 Source가 캐리어를 공급하기 때문입니다. 반면 Drain은 carrier가 빠져나가기 때문에 Drain이라고 부릅니다.
따라서 carrier 가 electron인 NMOS에서는 전류가 Drain에서 Source로 흐릅니다. ( 전자가 Source에서 Drain으로 이동하기 때문에)
반대로, carrier가 양전하를 띠는 hole인 PMOS에서는 전류가 Source에서 Drain으로 흐릅니다.
MOSFET의 더 자세한 전류 전압 특성은 다른 포스팅에서 다시 설명드리겠습니다.
이번 포스팅에서는 게이트 전압 Vg가 인가되면 전류를 흘릴 수 있는 채널이 생기고, 드레인과 소스 사이의 전압차에 의해 전류가 흐른다!라고 알아주시면 감사드리겠습니다. 또한 Vg가 인가되어 전류를 흘릴 수 있는 채널이 생긴다는 것이 곧 전류가 흐른다는 뜻은 아닙니다. Vds라는 소스와 드레인 사이 전압차가 있어야 합니다.
** 디지털 집적회로에서 소스와 P-substrate에는 가장 낮은 전압인 GND(그라운드)를 인가합니다.
소스와 p-sub 또는 드레인과 p-sub는 p-n junction diode입니다.
이 다이오드가 켜진다면 p-n junction으로 큰 전류가 흐르게 됩니다. 그렇게 되면 전력 낭비가 발생하겠죠? ㅜㅜ 우리는 전력을 아껴야 해요ㅜㅜ 안 그러면 보조배터리 세 개씩 들고 다녀야 할지도 모른다고요 ㅜㅜㅜ
그래서 소스와 p-sub, 드레인과 p-sub에는 각각 reverse bias가 걸려있거나 zero bias(양단의 전압차가 없는 상태) 여야 합니다.
따라서 p-sub에는 가장 낮은 전압인 GND를 인가하는 것입니다. 소스에도 굳이 전압 걸어줄 필요 없으니 GND를 인가해 zero bias상태를 유지합니다.
PMOS는 정확히 모든 것이 NMOS와 반대입니다!
NMOS에서 n-type은 p-type으로, p-type은 n-type으로 뒤바뀝니다.
그리고 가해지는 전압의 극성도 반대가 됩니다. 게이트와 드레인에는 음전압(상대적으로 낮은 전압)을 인가해야 합니다. 디지털 집적회로에서 PMOS 소스와 n-sub에는 가장 높은 전압인 Vdd를 인가합니다. (역시나 p-n junction이 turn ON 되지 않도록 합니다!)
5) Potentials we will use...
MOSFET으로 구성된 IC(Integrated Circuit)에서 사용할 전압은 VDD와 GND가 있습니다.
VDD(Vdd)는 회로에서 우리가 사용할 수 있는 가장 높은 전압이며, GND는 0V기준 전압으로 가장 낮은 전압을 의미합니다.
과거에는 Vdd가 5.0V로 꽤 높았습니다.
그러나 기술이 발전하면서 Vdd는 3.3V, 2.5V, 1.8V, 1.5V, 1.2V,... 점점 낮아져 1.0V까지 낮아졌습니다.
Vdd가 낮아진 이유는 트랜지스터 크기가 작아진 데에 있습니다.
MOSFET은 Source와 Drain과 Gate 사이의 Electric Field에 의해 작동한다고 말했었습니다.
소자의 크기가 작아지면 같은 전압일 때 E-field가 매우 커지기 시작합니다.
Electric Field는 전하가 받는 힘을 뜻합니다. 전하가 받는 힘이 커지면 전자(또는 hole)가 매우 큰 에너지를 갖게 되어 예상치 못한 일들이 MOSFET내부에서 벌어지게 됩니다. 우리는 예상치 못한 동작을 원하지 않습니다. 딱 원하는 대로 동작하길 바라기 때문에, 소자 사이즈가 줄어듦에 따라 Vdd도 같이 낮추어 줌으로써 이를 방지하는 것입니다.
6) MOSFET Symbols & modeling as a switch
MOSFET의 기호(symbol)는 다음과 같습니다. PMOS는 동그라미 모자를 쓰고 있습니다.
nMOS는 게이트에 양전압을 가했을 때 전자들이 끌려와 채널이 형성되었습니다. 이것을 우리는 스위치로 모델링할 수 있습니다.
G에 logic HI (G=1, 양전압)이 들어오면 D와 S사이가 연결되고, G에 logic LOW (G=0, 상대적음전압)이 인가되면 D와 S사이가 끊어져 (전류를 흘릴 수 있는 채널이 형성되지 않아) 전류를 흘릴 수 없습니다. 이처럼 nMOS를 전기적 신호로 제어되는 스위치로 모델링할 수 있습니다.
pMOS는 게이트에 상대적 음전압(= 0V GND) 가했을 때, hole들이 끌려와 채널이 형성되었습니다. nMOS와 마찬가지로 스위치로 모델링할 수 있습니다. G에 logic LOW(G=0, 상대적 음전 압)이 인가되면 D와 S사이가 연결되고, G에 logic HI(G=1, 양전압)이 인가되면 D와 S사이가 끊어져 (전류를 흘릴 수 있는 채널이 형성되지 않아) 전류를 흘릴 수 없습니다. 이처럼 nMOS를 전기적 신호로 제어되는 스위치로 모델링할 수 있습니다.
다음에는 CMOS logic을 주제로 찾아뵙겠습니다!
감사합니다.
'전자공학 > 집적회로설계' 카테고리의 다른 글
| 1.4 CMOS Logic (1) CMOS Inverter(인버터), NAND Gate(낸드게이트), CMOS Logic Gates (Pull (16) | 2019.05.05 |
|---|---|
| 1.1 트랜지스터와 집적회로의 역사 (0) | 2019.04.29 |
